Na początku lata SiFive zaprezentowało plik P550 to obecnie najszybszy rdzeń RISC-V przed. Jasne jest, że Intel również był o tym przekonany i wkrótce zaoferował odpowiednie projekty klientom Intel Foundry Services (IFS). Już w 2022 r. Intel planuje wprowadzić platformę rozwojową Horse-Creek RISC-V, proces, który umożliwia produkcję całych rdzeni, klastrów i układów SoC, takich jak P550, w 7 nm.

Na konferencji w Linley wiceprezes SiFive Shubu Mukherjee mówił o następcy. Jednak żadne dalsze szczegóły nie będą dostępne aż do grudniowego szczytu RISC-V.

Ale przejdźmy do tego, co SiFive ma teraz do zaoferowania. Mówi się, że bezimienny rdzeń jest o 50% szybszy niż P550. Jest to 64-bitowy rdzeń z podwójną precyzją FPU (FP64) i prywatną pamięcią podręczną L1 i L2. Rdzenie P550 są łączone w czterordzeniowe klastry i wykorzystują 4 MB współdzielonej pamięci podręcznej L3. W pierwszym kwartale 2022 r. pierwsi klienci powinni otrzymać chipy oparte na wycofanym z produkcji P550 (wyjście taśmy).

Następca P550 został zbudowany na większą skalę, zwłaszcza pod względem skali. W bloku stosuje się do 16 rdzeni. W związku z tym współużytkowana pamięć podręczna L3 została zwiększona do 16 MB. Pamięć podręczna L2, wyłącznie dla pojedynczych rdzeni, może teraz mieć rozmiar do 2 MB. Ostatecznie rozmiar instrukcji i pamięci podręcznej danych wynosi 128 KB – nawet czterokrotnie większy. Oczywiście rzeczywista architektura jądra lub używanych jednostek obliczeniowych oraz fakt, że jest to 13-stopniowy potok z potrójnym problemem w niesprawnym projekcie, niczego nie zmienia. Ale dowiemy się szczegółów na ten temat na RISC-V Summit.

Projekt z 128 rdzeniami i więcej można osiągnąć, łącząc ze sobą kilka z tych klastrów. Oprócz klastrów procesorów, za pomocą Network on Chip (NOC) można połączyć ze sobą komponenty bezpieczeństwa, dużą pamięć podręczną ostatniego poziomu i silnik translacji. Skutkuje to bardzo złożonym chipsetem z wieloma kanałami pamięci DDR (LP), wieloma kontrolerami i liniami PCIe, a także zewnętrznym połączeniem CXL za pośrednictwem SiFive Chip2Chip-Link.

Nawet jeśli rdzenie RISC-V są już używane w wielu układach, penetracja tych rdzeni wciąż jest w toku. Dostawcy IP, tacy jak SiFive, z dużym powodzeniem rozwijają obecnie problem RISC-V. Europejska Inicjatywa Przetwarzania (EPI) Działa na akceleratorach opartych na RISC-V, który będzie wykorzystywany do superkomputerów rozwijanych w Europie.

W tym momencie chcemy kontynuować nasze testy Odniesienie SiFive HiFive jest niezrównane. Jest to platforma opracowana dla RISC-V.